设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog and SystemVerilog Gotchas - Stuart Sutherlan ...

1 2 3 456 7 8 9 / 9 页下一页

返回列表发新帖

楼主: netking

[资料] Verilog and SystemVerilog Gotchas - Stuart Sutherland - Book

发表于 2011-1-3 23:05:37 | 显示全部楼层

expert!!!

回复支持反对

使用道具举报

发表于 2011-1-4 13:38:04 | 显示全部楼层

good, thanks.

回复支持反对

使用道具举报

发表于 2011-1-5 15:54:45 | 显示全部楼层

冲着作者来的。。。

回复支持反对

使用道具举报

发表于 2011-8-2 10:44:26 | 显示全部楼层

3Q, It is good!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-8-2 11:18:33 | 显示全部楼层

感谢分享资料

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-9-9 17:36:27 | 显示全部楼层

感謝您的資料分享，謝謝，正好需要。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-12-10 21:10:27 | 显示全部楼层

留个记号

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-12-10 22:57:16 | 显示全部楼层

很不错的书！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2012-3-20 10:56:37 | 显示全部楼层

hhhhhh

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-3-28 10:12:53 | 显示全部楼层

where is book

回复支持反对

使用道具举报

1 2 3 456 7 8 9 / 9 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 04:26 , Processed in 0.029689 second(s), 4 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表