设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 用FPGA实现rs232串口通信verilog源代码
12345678910... 17下一页
返回列表 发新帖
查看: 37439|回复: 163

[资料] 用FPGA实现rs232串口通信verilog源代码

[复制链接]
发表于 2010-5-24 21:18:23 | 显示全部楼层 |阅读模式

相关帖子
回复

使用道具 举报

发表于 2010-5-25 11:19:06 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-5-26 21:12:34 | 显示全部楼层
回复 支持 反对

使用道具 举报

haust
发表于 2010-5-27 10:53:14 | 显示全部楼层
回复 支持 反对

使用道具 举报

splum
发表于 2010-5-29 10:16:05 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

jjsuki
发表于 2010-5-29 10:43:49 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-6-28 15:45:52 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-7-26 11:30:49 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-7-26 11:34:14 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-7-26 20:32:24 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
12345678910... 17下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 21:38 , Processed in 0.048428 second(s), 14 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表