带隙trim电路的疑问

dscd1900 · 发表于 2016-8-26 08:22:23

我提供一个想法，电路内部可能不止一个基准，这些基准的精度是不一样的，有没有可能拿其中一个确定的高精度的基准作为参考来校准这个低精度的基准。这样就不需要外部的参考源，可以节省测试时间和测试成本

不知道有谁这样干过？

ygyg100 · 发表于 2016-9-30 13:57:05

回复 16# silverpuma

楼主你好，我最近也碰到了类似的电路，跟你的描述十分相似。不知道你最后搞清楚了没有？你说的这个芯片是用普通CMOS工艺实现的EPROM么？

silverpuma · 发表于 2016-9-30 17:37:47

回复 32# ygyg100

就是EEPROM结构，CP/FT测试的时候，进入测试模式测试芯片内部的数值，然后通过高压烧写的方式调整内部寄存器的值，来实现等同于FUSE TRIM的功能。

peterlin2010 · 发表于 2016-10-1 17:49:27

回复 silverpuma

楼主你好，我最近也碰到了类似的电路，跟你的描述十分相似。不知道你最后搞清楚 ...
ygyg100 发表于 2016-9-30 13:57

登录/注册后可看大图

cmos 以前听说有人使用POLY (DOUBLE POLY 年代0.5UM 0.6UM) 做出类似 EEPROM
但原理不清楚 , 一般 EEPROM 是 floating gate .
如果 fuse 只有使用几个bit ,一般使用 EEPROM 好像都不小块吧 .

im2058 · 发表于 2017-1-15 16:51:06

做过fuse，还没清楚怎么自校准

jeffej · 发表于 2021-6-11 11:01:38

where to generate ideal reference inside chip?

RCuser · 发表于 2022-12-4 09:27:41

这种是bandgap ok电路吧

账号		自动登录	找回密码
密码			登录注册

[原创] 带隙trim电路的疑问