设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › Simulating Verilog RTL using Synopsys VCS

123 4 5 6 / 6 页下一页

返回列表发新帖

楼主: nano_dv

[资料] Simulating Verilog RTL using Synopsys VCS

发表于 2010-7-25 20:28:25 | 显示全部楼层

好东西！

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

使用道具举报

发表于 2010-9-1 23:48:57 | 显示全部楼层

thank you very much

回复支持反对

使用道具举报

发表于 2010-9-14 16:52:37 | 显示全部楼层

thxs so much..

回复支持反对

使用道具举报

发表于 2010-9-24 01:27:45 | 显示全部楼层

thank you very much

回复支持反对

使用道具举报

发表于 2010-9-25 02:11:47 | 显示全部楼层

Power IC design including psim simulation file

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

使用道具举报

发表于 2011-2-2 16:24:41 | 显示全部楼层

回复 1# sunjianty

回复支持反对

使用道具举报

发表于 2011-2-6 04:03:26 | 显示全部楼层

回复 4# xuzhenli

xiexie

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

使用道具举报

发表于 2011-2-6 16:54:19 | 显示全部楼层

thanks a lot

回复支持反对

使用道具举报

发表于 2011-2-20 14:01:30 | 显示全部楼层

thank you very much

回复支持反对

使用道具举报

发表于 2011-2-24 15:16:43 | 显示全部楼层

thanks

回复支持反对

使用道具举报

123 4 5 6 / 6 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 20:56 , Processed in 0.077454 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表