请教版图方面的一点问题

sh_0119 · 发表于 2010-8-4 20:17:19

您需要登录才可以下载或查看，没有账号？注册

×

各位大哥大姐有没有见过mos管的漏极离poly有大概2u左右的距离的管子，低压的，而且在此管子的下方有疑似well的痕迹，从功能上判断大概是nmos，但是单阱工艺中如何实现普通的隔离nmos呢？还有前面那种做法有什么好处呢？动态功耗低？高阈值？望赐教，谢谢！！

jinjin0412 · 发表于 2010-8-5 19:27:05

在p+外围加个p-掺杂层提高VDS耐压，而VGS耐压没有提高

cfyr · 发表于 2010-9-13 23:03:04

单阱工艺实现nmos隔离，没听过过啊，有挑战啊
关注中

MiniJasmine · 发表于 2010-9-14 09:36:37

jinjin0412说的对，楼主看到的是LDD (Lightly Doped Drain)晶体管

账号		自动登录	找回密码
密码			注册

[求助] 请教版图方面的一点问题