设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › Verilog simulation flow

返回列表发新帖

查看: 2995|回复: 7

[资料] Verilog simulation flow

发表于 2010-10-16 11:23:48 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

Verilog simulation flow

t01_verilog_tut.pdf

298.8 KB, 下载次数: 66, 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

使用道具举报

发表于 2010-10-16 21:30:21 | 显示全部楼层

谢谢啊

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-10-29 07:28:57 | 显示全部楼层

看一下

回复支持反对

使用道具举报

发表于 2010-10-29 09:00:46 | 显示全部楼层

好贴，支持

回复支持反对

使用道具举报

发表于 2011-3-12 22:13:31 | 显示全部楼层

回复 1# strivenbu

3x 3x 3x 3x 3x

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-5-6 20:15:22 | 显示全部楼层

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-8-10 14:51:43 | 显示全部楼层

[资料] Verilog simulation flow

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2023-10-28 13:16:21 | 显示全部楼层

看看。。。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 20:40 , Processed in 0.079643 second(s), 9 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表