设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › FPGA时钟问题
12
返回列表 发新帖
楼主: castle

FPGA时钟问题

[复制链接]
发表于 2007-2-25 10:31:34 | 显示全部楼层
怎么知道有没有内部时钟啊
回复 支持 反对

使用道具 举报

bandao
发表于 2007-3-2 12:02:40 | 显示全部楼层
听说用外部的不好，具体原因也不清楚啊
回复 支持 反对

使用道具 举报

zkr4
发表于 2007-3-2 14:16:01 | 显示全部楼层

好像内部没有时钟源呀

好像内部没有时钟源呀
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-16 02:44 , Processed in 0.018554 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表