设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog数字系统设计--RTL综合，测试平台与验证光盘附带 ...
123456789下一页
返回列表 发新帖
查看: 21931|回复: 88

[资料] verilog数字系统设计--RTL综合，测试平台与验证光盘附带实例。很不错的verilog实例

[复制链接]
发表于 2010-12-14 07:11:12 | 显示全部楼层 |阅读模式

相关帖子
回复

使用道具 举报

chujn
发表于 2010-12-14 07:56:56 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-12-14 08:31:46 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2010-12-14 08:49:28 | 显示全部楼层
回复 支持 反对

使用道具 举报

smy05
发表于 2010-12-14 09:37:24 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

 楼主| 发表于 2010-12-14 11:59:56 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-12-14 12:41:05 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-12-14 14:35:00 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-12-14 18:33:52 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

 楼主| 发表于 2010-12-14 19:37:47 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
123456789下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-13 14:33 , Processed in 0.055813 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表