设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【数字VLSI芯片设计—使用Cadence和Synopsys CAD工具】E ...

1 ... 37 38 39 404142 43 44 45 ... 66 / 66 页下一页

返回列表发新帖

楼主: benemale

[原创] 【数字VLSI芯片设计—使用Cadence和Synopsys CAD工具】E.Brunvand 著【中文清晰版】

发表于 2011-4-3 14:35:47 | 显示全部楼层

介绍的比较详细

回复支持反对

使用道具举报

发表于 2011-4-3 14:59:13 | 显示全部楼层

没钱呀

回复支持反对

使用道具举报

发表于 2011-4-3 15:07:25 | 显示全部楼层

好书呀

回复支持反对

使用道具举报

发表于 2011-4-5 10:41:58 | 显示全部楼层

haoren

回复支持反对

使用道具举报

发表于 2011-4-5 13:07:57 | 显示全部楼层

thanks for your share

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-4-5 13:35:11 | 显示全部楼层

看看,好不好.

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-4-6 09:05:58 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-4-6 09:07:32 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-4-6 09:08:39 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-4-6 09:12:26 | 显示全部楼层

thanks

回复支持反对

使用道具举报

1 ... 37 38 39 404142 43 44 45 ... 66 / 66 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 19:54 , Processed in 0.345420 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表