在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 4165|回复: 5

请教:在FPGA综合过程中,为何该管脚出现如图错误?如何纠正?

[复制链接]
发表于 2005-8-9 09:43:44 | 显示全部楼层 |阅读模式
发表于 2005-8-9 12:05:07 | 显示全部楼层
回复 支持 反对

使用道具 举报

 楼主| 发表于 2005-8-9 15:59:31 | 显示全部楼层
回复 支持 反对

使用道具 举报

 楼主| 发表于 2005-8-9 16:18:30 | 显示全部楼层
回复 支持 反对

使用道具 举报

 楼主| 发表于 2005-8-9 16:25:27 | 显示全部楼层
回复 支持 反对

使用道具 举报

 楼主| 发表于 2005-8-9 16:26:51 | 显示全部楼层
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 17:54 , Processed in 0.051279 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表