filler cell and spare cell

seven77

学习了。。。

刘洪杰

学习了。。。。。。。

刺客无痕

学习了

xingyun666666

icfbicfb 发表于 2011-10-20 23:01
对，一般tie 到gnd，

如果是gate array的eco cell，可以当filler加进去， 也就当spare cell用了，

请教版主，一定是接VSS吗？什么时候接VDD？

jackripper000

xingyun666666 发表于 2022-9-7 14:04
请教版主，一定是接VSS吗？什么时候接VDD？

看情况嘛，对于nor2来说，如果想后续eco改动小一点那么nor2的input可以tie low，这样nor2的pmos全部接通，后面eco可以把nor2改成inv使用

xingyun666666

jackripper000 发表于 2022-9-8 13:20
看情况嘛，对于nor2来说，如果想后续eco改动小一点那么nor2的input可以tie low，这样nor2的pmos全部接通 ...

不好意思前辈，没有太懂，可以再描述下吗？

jackripper000

xingyun666666 发表于 2022-9-8 15:18
不好意思前辈，没有太懂，可以再描述下吗？

说前辈实在是折煞我了，我只是最近刚好在做sparecell，前辈是实在是不敢当。
回归正题，一般sparecell都是选几种常见类型的逻辑门，占到整个design stdcell的1%左右，比如两输入的nor，input a和b都tie low，那么两个pmos管都导通，但此时nmos都处于截止状态，如果我们eco的时候想用把nor2改成一个inv，那我们只需要把input b tie low的net删掉去连接signal（input a因为tie low，所以pmos电路整个是通路）。这样eco就不用去改动太多net。同理nor3是可以改成nor2或者inv的。对于nand2来说则是input tie high，因为我们需要nmos全部接通，它同样也可以改成inv。

t5234265

学习了