设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › Using SystemVerilog for FPGA Design
12下一页
返回列表 发新帖
查看: 5524|回复: 16

[资料] Using SystemVerilog for FPGA Design

[复制链接]
zjwwmh
发表于 2011-6-18 22:00:10 | 显示全部楼层 |阅读模式

相关帖子
回复

使用道具 举报

发表于 2011-6-19 20:43:21 | 显示全部楼层
回复 支持 反对

使用道具 举报

zjwwmh
 楼主| 发表于 2011-6-20 21:21:17 | 显示全部楼层
回复 支持 反对

使用道具 举报

lionard
发表于 2011-7-1 23:12:54 | 显示全部楼层
回复 支持 反对

使用道具 举报

lionard
发表于 2011-7-1 23:21:36 | 显示全部楼层
畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！
回复 支持 反对

使用道具 举报

发表于 2011-7-5 21:22:47 | 显示全部楼层
回复 支持 反对

使用道具 举报

ID2007
发表于 2011-7-27 23:41:16 | 显示全部楼层
畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！
回复 支持 反对

使用道具 举报

发表于 2011-11-4 09:38:34 | 显示全部楼层
回复 支持 反对

使用道具 举报

lixqing
发表于 2012-3-12 12:17:50 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2012-3-15 11:17:47 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-14 03:45 , Processed in 0.052340 second(s), 13 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表