关于IO口输出并行数据时的毛刺问题的解决方法？

atuhappy

你把DA_D的信号拿出来看看波形
你可以把频率降低一下看看
另外再加一级触发器看看情况

pxj4283

[这个贴子最后由pxj4283在 2005/10/10 09:53am 第 1 次编辑]

下面那个是DA_D
  已经是2级触发器了
DA_D也是CLKP下降沿锁存的
always @(negedge CLKP or posedge ACLR)
if( ACLR)
COSOUT<= 0;
else
  COSOUT <= MULD; //COSOUT就是DA_D
wire [15:0] DA_D;   //DDS输出数据
mydds dds10(
.DATA(DATA),
.WE_F(WE_F),
.WE_R(WE_R),
.CLKP(CLKP),
.CE(DDS1_CE),
.ACLR(RES),
.SINE(SINE),
.COSINE(COSINE),
.COSOUT(DA_D)  
);

atuhappy

这两个波形的边沿怎么这么近，没有一个时钟周期的间隔呀
综合时时钟约束是多大，综合后报出的可运行频率是多大

pxj4283

[这个贴子最后由pxj4283在 2005/10/10 10:54am 第 1 次编辑]

这两个波形的边沿怎么这么近，没有一个时钟周期的间隔呀  －－－有，超过一个时钟，你看边上的数据就知道了
时钟约束是50M
综合后报出的可运行频率是77M－－input delay设为2NS
综合后报出的可运行频率是200M－－input delay设为0NS

pxj4283

#                23844 DA=13112  
#                23844 DA=13104  
#                23844 DA=13232  
#                23844 DA= 5040  
#                23844 DA= 5042  
#                23844 DA= 5043  
#                23883 DA= 5047  
#                23883 DA= 5095  
#                23884 DA=  999  
#                23884 DA= 1007  
#                23884 DA= 1005  
#                23884 DA= 1004  
#                23924 DA=33772  
#                23924 DA=37868  
#                23924 DA=37860  
#                23924 DA=54244  
#                23924 DA=62436  
#                23924 DA=62438  
#                23963 DA=62434  
#                23963 DA=62370  
#                23963 DA=62114  
#                23964 DA=59042  
#                23964 DA=59043  
#                23964 DA=58531  
看DA的数据，发现同一个时刻，数据改变了几次！
估计实际中不是问题，只是觉得奇怪
   

pxj4283

看这个
我不把CLKP输出到IO上，时序就差不多对了
module TOP (
  DA_PD, TRIG2, TRIG, CLK, RESB, DA
);
直接输出到IO脚上，会对时钟产生这么大的影响啊！

pxj4283

这个是我的DA对时序要求

pxj4283

[这个贴子最后由pxj4283在 2005/10/10 12:00pm 第 1 次编辑]

这个是我的FPGA输出时钟和数据的时序，应该没问题把
CLKPOUT和CLKNOUT是这样来得，仿真出来竟然是这样的。
assign CLKPOUT=~CLKN;  //CLKN  CLKP的180度相移
assign CLKNOUT=~CLKP;

atuhappy

TSETUP、THOLD都多大呀
能满足setup、hold就行了，毛刺是不会有影响的

pxj4283

a 1.25ns hold, a 0.4ns setup,
and a 1.8ns propagation delay time.
There is a 3.5 clock-cycle latency between CLKP/CLKN transitioning high/low and IOUTP/IOUTN. //这句什么意思