vim插件：提高Verilog和UVM testbench coding效率的利器

chaozhanghu · 发表于 2018-7-26 18:59:43

haohaohao

jinjiahao · 发表于 2019-3-21 14:21:56

在SRC文件夹里我好想少文件macro.pl啊

jinjiahao · 发表于 2019-3-21 17:34:19

chaozhanghu 发表于 2018-7-26 18:59
haohaohao

你在SRC文件夹里有macro.pl文件吗

叹水320 · 发表于 2019-3-22 16:10:27

thanks

jinjiahao · 发表于 2019-3-22 16:45:16

叹水320 发表于 2019-3-22 16:10
thanks

你可以使用UVM的插件吗我好想少文件也

yucaoxilin · 发表于 2019-4-15 22:17:26

mark一下，谢谢分享

jackstrive · 发表于 2019-4-16 14:46:59

Thanks.

Cll0416 · 发表于 2019-10-29 15:46:10

厉害

tom0626 · 发表于 2019-10-30 08:44:20

Thank You for sharing the vim utilities.

13110525502 · 发表于 2019-11-8 02:33:12

感谢楼主分享

账号		自动登录	找回密码
密码			注册

[原创] vim插件：提高Verilog和UVM testbench coding效率的利器