设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 大型RISC处理器设计-用描述语言Verilog设计VLSI芯片 ...
123456789下一页
返回列表 发新帖
查看: 29778|回复: 88

[转贴] 大型RISC处理器设计-用描述语言Verilog设计VLSI芯片

[复制链接]
发表于 2011-10-3 23:38:50 | 显示全部楼层 |阅读模式

相关帖子
回复

使用道具 举报

发表于 2011-10-4 14:44:50 | 显示全部楼层
回复 支持 反对

使用道具 举报

anvaya
发表于 2011-10-4 20:18:28 | 显示全部楼层
回复 支持 反对

使用道具 举报

akencgs
发表于 2011-10-9 22:32:25 | 显示全部楼层
回复 支持 反对

使用道具 举报

akencgs
发表于 2011-10-9 22:35:46 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-10-16 00:40:09 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

hxf520
发表于 2011-10-16 10:35:36 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-10-16 20:09:27 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-10-17 17:10:58 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-10-22 17:15:48 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
123456789下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-13 06:34 , Processed in 0.080731 second(s), 13 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表