设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › Verification Methodology Manual for SystemVerilog
1234567下一页
返回列表 发新帖
楼主: pipiw

Verification Methodology Manual for SystemVerilog

[复制链接]
jerseyhu
发表于 2007-7-18 07:37:28 | 显示全部楼层
咦，好像不是我要的那本．
回复 支持 反对

使用道具 举报

发表于 2007-9-11 14:37:28 | 显示全部楼层
very good!! thank you very much!!!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2007-9-11 14:40:31 | 显示全部楼层
怎么解压缩后没法看啊，郁闷
回复 支持 反对

使用道具 举报

发表于 2007-9-14 19:40:31 | 显示全部楼层
VMM，是一本值得期待的好书
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

seocean
发表于 2007-9-20 21:19:56 | 显示全部楼层
Thanks a lot
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

chqzhg1
发表于 2007-10-6 14:53:53 | 显示全部楼层
Thank you!!!!!!!!!!!!!!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2007-10-13 18:38:07 | 显示全部楼层
闻名已久了啊
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2007-10-13 19:15:29 | 显示全部楼层
不知怎么挣钱啊
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

hpeda
发表于 2007-10-21 00:59:34 | 显示全部楼层
谢谢阿
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

jychen
发表于 2007-11-13 13:26:34 | 显示全部楼层
有興趣, 下來看看!
回复 支持 反对

使用道具 举报

下一页 »
1234567下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

X

QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-15 22:25 , Processed in 0.039689 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表