中速sar-adc设计中，使用rail作为参考电压，怎么减弱rail的波动对精度影响

adcer · 发表于 2012-11-7 09:43:04

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

如题，中速sar-adc设计中，使用rail作为参考电压，怎么减弱rail的波动对精度影响
比如50msps，12bit的adc，带上封装参数的仿真发现由于内部的高速时钟和比较器和数字逻辑，电源上已经很不干净，如果用来做reference会极大影响精度

看到一些最新的论文越来越多的人使用rail做ref,不知各位是如何解决的

vdslafe · 发表于 2012-11-7 14:29:11

发论文而已，
可以加无数on-chip bypass cap, 和offchip bypass cap

adcer · 发表于 2012-11-7 16:22:08

莫非这就是市场上迟迟没有出现12b 50m sar adc ip的原因？请多多探讨

peterlin2010 · 发表于 2012-11-7 21:53:19

rail 是甚 ?
rail-to-rail diff amp ??

adcer · 发表于 2012-11-8 12:00:24

回复 4# peterlin2010

就是电源和地

adcer · 发表于 2012-11-9 16:33:51

大家一起讨论啊

lovexxnu · 发表于 2012-11-10 03:49:49

回复 1# adcer

电源和地好好隔离一下，加大cap，再看看噪声频率是多少，高频噪声应该可以remove掉吧

artofsleep · 发表于 2013-4-11 16:27:53

50msps? 让pipeline情何以堪啊

lovexxnu · 发表于 2013-4-12 08:55:26

回复 1# adcer

高频噪声可以忽略，电源cap加大点，不过50M，12-bit SAR, clock是1/50M/12=1.6ns，这个有点难吧，comp的delay就不止了要是parallel的12-bit有点难

ralphtwtw · 发表于 2017-12-8 10:37:47

中速sar-adc设计中，使用rail作为参考电压，怎么减弱rail的波动对精度影响

账号		自动登录	找回密码
密码			注册

[原创] 中速sar-adc设计中，使用rail作为参考电压，怎么减弱rail的波动对精度影响

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子