设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › VERILOG FOR SYNTHESIS
12下一页
返回列表 发新帖
查看: 4057|回复: 13

VERILOG FOR SYNTHESIS

[复制链接]
发表于 2006-12-29 12:23:02 | 显示全部楼层 |阅读模式

相关帖子
回复

使用道具 举报

wued7
发表于 2007-2-22 13:57:40 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2007-2-24 20:15:56 | 显示全部楼层
回复 支持 反对

使用道具 举报

rbmm756
发表于 2007-5-29 15:14:40 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

lixqing
发表于 2007-7-7 05:08:06 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

wapon
发表于 2007-7-7 13:51:29 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

wapon
发表于 2007-7-7 13:55:18 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

xmc214
发表于 2007-7-7 17:05:27 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

armmips
发表于 2008-2-3 05:05:08 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

weixbox
发表于 2008-6-24 01:52:38 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 15:07 , Processed in 0.082647 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表