求助，对syn之后的网表和postRoute之后的网表做formality的问题

AveryYoung

求助，
设计中有用到一个memory的IP，根据IP商的要求，有8跟模拟的输入pin要求悬空，但是dc综合的时候会将这几个pin默认连接到tiecell1上。
我将综合后的网表syn.v中去掉这8个默认的pin连接，并用修改过的syn.v做APR。APR之后的post.v中，明确看到这8个pin悬空。

这8个pin认为是BBPin

问题
1.做syn.v VS post.v的formality检查为何工具报告这8个pin没有对上，Compared Failed？