formality

XIDIANCAD2

DC综合后做形式验证，在match时发现rtl和netlist有100多个不匹配点。不知道怎么解决。在做形式验证时，如果match通不过是不是可以理解RTL和netlist功能就不一致呢？

toad

逻辑太复杂了呗，说不定

yuyouyong

Mismatch的点需要designer逐一的检查。具体分析是什么原因。

Cadence—IC

DC综合的时候需要产生svf文件，然后在做formality的时候需要把这个文件加入进去，一般做综合的时候工具会有优化，可能会修改一些结构但是基本的逻辑不会改变，如果你的流程正确一般不会出现100以上那么多mismatch，再看看吧~

XIDIANCAD2

回复 4# Cadence—IC


    formality加不了svf文件，可能是软件版本太低了。觉得步骤应该是对的，可能是因为没有把svf文件加进去导致出现100多个mismatch吧。