设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为海思采用的verilog编码规范

1 ... 34 35 36 373839 40 41 42 ... 82 / 82 页下一页

返回列表发新帖

楼主: knight0123

[资料] 华为海思采用的verilog编码规范

发表于 2015-12-15 21:13:32 | 显示全部楼层

谢谢!

回复支持反对

使用道具举报

发表于 2015-12-16 17:04:02 | 显示全部楼层

没有票我把

回复支持反对

使用道具举报

发表于 2015-12-19 14:29:44 | 显示全部楼层

学习华为

回复支持反对

使用道具举报

发表于 2015-12-20 21:17:22 | 显示全部楼层

海思采用的verilog编码规范

回复支持反对

使用道具举报

发表于 2015-12-21 13:34:17 | 显示全部楼层

Thanks for your sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-1-8 14:24:23 | 显示全部楼层

看看，谢谢!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-1-8 14:56:43 | 显示全部楼层

学习下，谢楼主

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-1-8 16:12:37 | 显示全部楼层

回复 1# knight0123

谢谢分享哦！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-1-11 11:12:54 | 显示全部楼层

需要，但是没有信元

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-1-11 14:42:44 | 显示全部楼层

学习一下

回复支持反对

使用道具举报

1 ... 34 35 36 373839 40 41 42 ... 82 / 82 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 01:36 , Processed in 0.035506 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表