设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为海思采用的verilog编码规范

1 ... 44 45 46 474849 50 51 52 ... 82 / 82 页下一页

返回列表发新帖

楼主: knight0123

[资料] 华为海思采用的verilog编码规范

发表于 2017-4-7 15:13:07 | 显示全部楼层

统一风格太重要了，谢谢楼主

回复支持反对

使用道具举报

发表于 2017-4-8 10:20:58 | 显示全部楼层

英文的。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

幸福的拾荒者

发表于 2017-4-8 13:44:11 | 显示全部楼层

学习一下

回复支持反对

使用道具举报

发表于 2017-4-8 15:52:24 | 显示全部楼层

学习一下

回复支持反对

使用道具举报

发表于 2017-4-9 21:08:09 | 显示全部楼层

感谢分享，资料好老啊，2004年的，不过看了一下貌似还不错

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-4-11 08:37:00 | 显示全部楼层

谢谢楼主分享~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-4-11 09:13:20 | 显示全部楼层

顶，收藏

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-4-26 11:28:28 | 显示全部楼层

谢谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-5-10 18:58:29 | 显示全部楼层

刚开始学习verilog，谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-5-10 20:53:24 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

1 ... 44 45 46 474849 50 51 52 ... 82 / 82 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 00:52 , Processed in 0.027736 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表