设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教：如何与外部时钟信号同步？(verilog) ...

返回列表发新帖

查看: 3079|回复: 1

请教：如何与外部时钟信号同步？(verilog)

发表于 2007-1-8 13:34:53 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

我想实现这样一个功能：系统分频高精度的内部时钟得到某一频率F，当外部同步信号来时，F对应的计数器reg要清0，产生与同步信号同步的F。小弟初学VERILOG. 请指教

相关帖子

回复

使用道具举报

发表于 2007-1-8 13:40:42 | 显示全部楼层

DLL ?

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 23:42 , Processed in 0.036872 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表