在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 13657|回复: 25

[原创] Systemverilog for Design and Verification Using UVM

[复制链接]
发表于 2013-6-8 21:14:03 | 显示全部楼层 |阅读模式
 楼主| 发表于 2013-6-8 21:14:51 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2013-6-8 22:45:27 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2013-6-11 21:35:28 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2013-6-12 15:24:25 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2013-6-12 22:55:15 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2013-7-5 23:15:26 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2013-7-7 19:11:18 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2013-7-26 09:41:27 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2013-10-3 23:06:57 | 显示全部楼层
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 14:09 , Processed in 0.061911 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表