设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于verilog中多个module的疑惑
12下一页
返回列表 发新帖
查看: 22459|回复: 10

[求助] 关于verilog中多个module的疑惑

[复制链接]
发表于 2013-6-19 20:30:47 | 显示全部楼层 |阅读模式

相关帖子
回复

使用道具 举报

发表于 2013-6-19 23:13:57 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

yadog
发表于 2013-6-20 10:11:38 | 显示全部楼层
回复 支持 反对

使用道具 举报

 楼主| 发表于 2013-6-20 19:35:50 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2013-6-26 16:25:37 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

chu_dan_
发表于 2014-2-19 13:30:04 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

myl-000
发表于 2014-10-26 16:57:20 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

lin116
发表于 2015-4-30 10:55:54 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

hawer
发表于 2015-5-2 23:43:24 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2016-10-13 12:05:54 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 12:33 , Processed in 0.054387 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表