ICC lab1 error

zjt412 · 发表于 2013-7-10 19:58:25

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

请问我在用ICC做lab的时候，lab1里add RISC_CHIP.v时，会出现3个error。
Error: Module 'ad01d0' is not defined. (MWNL-297)

Error: Verilog parser cannot parse the /home/zhangjt/IC_Compiler_2010.03-SP2/lab1_data_setup/design_data/RISC_CHIP.v source file. (MWNL-047)
No such file or directory

Error: Current design is not defined. (UID-4)

求解？？？？？？

chipcellw · 发表于 2014-9-18 17:42:31

回复 1# zjt412

啊啊啊，我也遇到同样的问题啊，你最后怎么解决的啊?

chipcellw · 发表于 2014-9-18 20:48:19

找到原因了是CEL中文件的命名问题。比如要做如下修改：
mv ram8x64_ioblock_4_2_1 ram8x64_ioblock_4_2:1
mv ram8x64_ioblockcol_1_1 ram8x64_ioblockcol:1_1

xingstar · 发表于 2014-9-21 21:47:24

不错，学习

spdtechie · 发表于 2015-7-18 03:02:57

Any body please post how the errors got solved in above context....adv thanks

inter0211 · 发表于 2019-7-29 17:20:46

文件名需要更改，报错ad01d0，就把ad01d0_1更改为ad01d0:1，有几个就改几个

殷盛霖 · 发表于 2020-6-7 10:12:24

inter0211 发表于 2019-7-29 17:20
文件名需要更改，报错ad01d0，就把ad01d0_1更改为ad01d0:1，有几个就改几个

库里面的名字和网表的名字对应起来还是报错

CZB的筱 · 发表于 2023-7-31 15:08:44

殷盛霖发表于 2020-6-7 10:12
库里面的名字和网表的名字对应起来还是报错

老哥这个问题最后怎么解决的？我的也是那个名字都是对着的导不进去

账号		自动登录	找回密码
密码			注册

[求助] ICC lab1 error

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块