设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 清晰扫描版：systemverilog验证测试平台编写指南 ...

1 ... 14 15 16 17 181920 21 22 / 22 页下一页

返回列表发新帖

楼主: lizhihello

[资料] 清晰扫描版：systemverilog验证测试平台编写指南

发表于 2020-4-25 21:29:20 | 显示全部楼层

非常感谢楼主

回复支持反对

使用道具举报

发表于 2020-8-11 17:00:54 | 显示全部楼层

4个文件，好多银子没了

回复支持反对

使用道具举报

发表于 2020-8-11 19:01:30 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2020-8-14 12:52:40 | 显示全部楼层

:)

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2020-9-15 22:26:02 | 显示全部楼层

多谢分享~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2020-10-5 18:40:51 | 显示全部楼层

thank you very much

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2020-10-7 11:43:07 | 显示全部楼层

hao hao hao!!!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2020-10-7 11:44:07 | 显示全部楼层

good！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2020-10-7 11:44:56 | 显示全部楼层

好就一个字

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2020-10-7 11:45:52 | 显示全部楼层

都好！

回复支持反对

使用道具举报

1 ... 14 15 16 17 181920 21 22 / 22 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 21:44 , Processed in 0.054797 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表