设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于verilog coding style对逻辑综合结果的影响之讨论及 ...
123下一页
返回列表 发新帖
查看: 12115|回复: 21

[讨论] 关于verilog coding style对逻辑综合结果的影响之讨论及如何更好地写verilog

[复制链接]
发表于 2014-3-7 20:01:21 | 显示全部楼层 |阅读模式

相关帖子
回复

使用道具 举报

haimo
发表于 2014-3-10 10:07:00 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-3-10 11:14:17 | 显示全部楼层
回复 支持 反对

使用道具 举报

orlye
发表于 2014-3-10 15:26:40 | 显示全部楼层
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-3-10 20:29:30 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

fj773
发表于 2015-11-1 17:42:43 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-11-10 21:30:43 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2016-1-20 22:21:26 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2016-1-24 13:07:30 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2016-3-4 10:38:05 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-13 08:33 , Processed in 0.050627 second(s), 11 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表