设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL高级数字设计(第2版)(英文版)_[M D.Ciletti ...
1234567下一页
返回列表 发新帖
楼主: 邢拓

[资料] Verilog HDL高级数字设计(第2版)(英文版)_[M D.Ciletti 著]

[复制链接]
发表于 2018-3-22 13:33:50 | 显示全部楼层
谢谢楼主分享，看看
回复 支持 反对

使用道具 举报

发表于 2018-3-22 13:34:58 | 显示全部楼层
文件有点大呀
回复 支持 反对

使用道具 举报

suxindg
发表于 2018-3-22 15:41:17 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2018-3-23 11:53:07 | 显示全部楼层
多谢多谢。。
回复 支持 反对

使用道具 举报

jxli99
发表于 2018-3-26 14:25:45 | 显示全部楼层
英文版也这么大？不靠谱
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2018-5-26 19:35:09 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

lyl
发表于 2018-5-26 20:14:11 | 显示全部楼层
学习学习，谢谢分享。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2018-6-3 08:59:46 | 显示全部楼层
回复 1# 邢拓


   谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2018-7-23 14:41:19 | 显示全部楼层
感谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2018-7-23 14:42:09 | 显示全部楼层
感谢分享
回复 支持 反对

使用道具 举报

下一页 »
1234567下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-15 19:41 , Processed in 0.038725 second(s), 4 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表