设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital System Designs and Practices Using Verilog H ...

1 2 34 / 4 页

返回列表发新帖

楼主: arlan122

[资料] Digital System Designs and Practices Using Verilog HDL and FPGAs Ming Bo Lin

发表于 2019-2-24 01:32:03 | 显示全部楼层

非常感谢分享，如果有ebook就更好了

回复支持反对

使用道具举报

发表于 2019-2-24 01:34:19 | 显示全部楼层

非常感謝~~~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2023-9-6 23:00:40 | 显示全部楼层

thanks ~

回复支持反对

使用道具举报

1 2 34 / 4 页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 20:32 , Processed in 0.026126 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表