设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › [求助]求一个关于ahb总线的slave的端口的verilog代码啊 ...

12 / 2 页

返回列表发新帖

楼主: liaoyu1984

[求助]求一个关于ahb总线的slave的端口的verilog代码啊！买！ (无内容)

发表于 2007-1-11 11:24:50 | 显示全部楼层

leon写的相当难懂，把这个动些做成了组合逻辑来实现了。
还是在网上找找别的把。

回复支持反对

使用道具举报

发表于 2007-1-15 10:51:06 | 显示全部楼层

没找到，都没有，很沮丧。
问了很多，也没人帮帮忙。
都是VHDL版本的，
都是不带注释的，
都是让俺头疼的....

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 05:27 , Processed in 0.029866 second(s), 4 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表