设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL Synthesis. A Practical Primet (Bhasker)
返回列表 发新帖
查看: 3422|回复: 9

[资料] Verilog HDL Synthesis. A Practical Primet (Bhasker)

[复制链接]
发表于 2014-12-20 23:44:52 | 显示全部楼层 |阅读模式

相关帖子
回复

使用道具 举报

发表于 2014-12-25 09:04:10 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2015-2-18 18:26:52 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2015-12-15 23:23:59 | 显示全部楼层
回复 支持 反对

使用道具 举报

ab3028
发表于 2015-12-16 21:49:44 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2023-10-15 11:22:31 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2024-1-26 05:19:35 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2024-1-26 09:17:20 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2024-1-26 09:34:02 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

Ryggeor
发表于 2024-1-27 19:23:18 | 显示全部楼层
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-13 01:00 , Processed in 0.040589 second(s), 13 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表