设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 数字VLSI芯片设计——使用Cadence和Synopsys_CAD工具(英 ...
12345678910... 13下一页
返回列表 发新帖
查看: 35144|回复: 123

[资料] 数字VLSI芯片设计——使用Cadence和Synopsys_CAD工具(英文版)

[复制链接]
jellyld
发表于 2015-1-4 20:54:00 | 显示全部楼层 |阅读模式

相关帖子
回复

使用道具 举报

发表于 2015-1-5 20:02:54 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2015-1-16 11:57:20 | 显示全部楼层
回复 支持 反对

使用道具 举报

lupo
发表于 2015-1-16 12:04:27 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2015-1-21 19:02:12 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

alichen
发表于 2015-1-22 10:35:37 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-3-11 14:54:11 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

jeffej
发表于 2015-3-11 15:13:44 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-3-11 16:03:04 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

oklala
发表于 2015-3-13 08:57:48 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
12345678910... 13下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 17:05 , Processed in 0.051894 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表