设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › verilog导入cadence无法生成symbol，小女子在此谢过了 ...
123下一页
返回列表 发新帖
查看: 22249|回复: 25

[求助] verilog导入cadence无法生成symbol，小女子在此谢过了

[复制链接]
lin116
发表于 2015-4-29 16:18:13 | 显示全部楼层 |阅读模式

相关帖子
回复

使用道具 举报

rc_wang
发表于 2015-12-15 19:23:23 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复

使用道具 举报

发表于 2015-12-15 19:52:10 | 显示全部楼层
回复

使用道具 举报

发表于 2015-12-29 17:20:02 | 显示全部楼层
回复

使用道具 举报

发表于 2016-8-23 09:55:18 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复

使用道具 举报

发表于 2016-8-23 17:16:47 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复

使用道具 举报

发表于 2016-8-23 18:48:31 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复

使用道具 举报

发表于 2016-10-7 22:58:24 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复

使用道具 举报

发表于 2016-10-7 23:00:10 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复

使用道具 举报

tazngxi
发表于 2016-10-8 08:37:41 | 显示全部楼层
回复

使用道具 举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 10:11 , Processed in 0.045481 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表