设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › usb2.0接口verilog源代码

1 2 345 6 / 6 页下一页

返回列表发新帖

楼主: ymjcloud

[资料] usb2.0接口verilog源代码

发表于 2017-3-22 15:10:48 | 显示全部楼层

crc.v
ep_rf.v
odma.v
mem_arb.v
pa.v
pd.v
pe.v
pl.v
谢谢

回复支持反对

使用道具举报

发表于 2017-3-22 15:49:27 | 显示全部楼层

usb接口全源代码，直接fpga

回复支持反对

使用道具举报

发表于 2017-3-23 14:46:17 | 显示全部楼层

感谢楼主啊！！！！！

回复支持反对

使用道具举报

发表于 2017-3-23 15:15:31 | 显示全部楼层

Thanks a lot!

回复支持反对

使用道具举报

发表于 2017-3-23 18:32:37 | 显示全部楼层

sayoulala

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-3-23 21:41:16 | 显示全部楼层

谢谢大神继续学习

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-3-23 21:59:22 | 显示全部楼层

good job

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-3-24 14:01:39 | 显示全部楼层

感謝您無私的分享，謝謝。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-3-26 19:05:33 | 显示全部楼层

thanks for sharing!!!!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-4-8 01:06:37 | 显示全部楼层

down,see see

回复支持反对

使用道具举报

1 2 345 6 / 6 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 04:25 , Processed in 0.055507 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表