设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于Verilog的循环冗余校验_CRC_的实现
12345678下一页
返回列表 发新帖
查看: 19907|回复: 75

基于Verilog的循环冗余校验_CRC_的实现

[复制链接]
发表于 2007-5-5 15:28:38 | 显示全部楼层 |阅读模式
回复

使用道具 举报

hyzh8310
发表于 2007-5-5 20:57:48 | 显示全部楼层
回复 支持 反对

使用道具 举报

lvzhuo
发表于 2007-5-5 23:27:08 | 显示全部楼层
回复 支持 反对

使用道具 举报

lvzhuo
发表于 2007-5-5 23:29:33 | 显示全部楼层
回复 支持 反对

使用道具 举报

 楼主| 发表于 2007-5-6 18:43:45 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2007-5-7 14:18:38 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2007-5-16 20:05:10 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2007-12-4 22:09:53 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

lei84730
发表于 2008-2-11 15:48:37 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

david69
发表于 2008-5-3 15:42:29 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
12345678下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 07:37 , Processed in 0.050367 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表