设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog硬件设计及建模

1 ... 3 4 5 6 789 10 11 12 ... 13 / 13 页下一页

返回列表发新帖

楼主: songxiayiqi

[资料] SystemVerilog硬件设计及建模

发表于 2020-12-24 10:49:28 | 显示全部楼层

好书，多谢分享，现在绝版了

回复支持反对

使用道具举报

发表于 2020-12-26 16:31:15 | 显示全部楼层

学习学习多谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2020-12-27 23:10:08 | 显示全部楼层

这本书找了好久，谢谢分享

回复支持反对

使用道具举报

发表于 2020-12-28 11:40:51 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-1-8 14:00:45 | 显示全部楼层

非常不错，thankyou

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-1-8 14:17:00 | 显示全部楼层

GANXIEFENXIANG

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-1-8 20:53:18 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-1-11 16:53:23 | 显示全部楼层

已解压，可以看，中文版，外国人写的，学习一下

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-1-12 13:30:47 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-1-12 13:39:36 | 显示全部楼层

goood ebook

回复支持反对

使用道具举报

1 ... 3 4 5 6 789 10 11 12 ... 13 / 13 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 20:57 , Processed in 0.061836 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表