设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请问下，verilog HDL小数分频这个怎么实现，求大师 ...
返回列表 发新帖
查看: 3387|回复: 9

[求助] 请问下，verilog HDL小数分频这个怎么实现，求大师

[复制链接]
lylchmm
发表于 2015-7-22 13:12:28 | 显示全部楼层 |阅读模式
回复

使用道具 举报

lylchmm
 楼主| 发表于 2015-7-22 13:15:11 | 显示全部楼层
回复 支持 反对

使用道具 举报

lylchmm
 楼主| 发表于 2015-7-22 13:17:34 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2015-7-22 16:05:47 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2015-7-22 16:33:41 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-7-23 20:00:35 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-7-25 21:44:27 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

老阮
发表于 2015-7-27 17:15:27 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-7-28 15:07:16 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-7-28 15:10:56 | 显示全部楼层
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-13 21:09 , Processed in 0.038763 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表