设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › ESD/EOS和latchup(芯片级) › ESD/EOS讨论区 › 防止latch up的方法
1 ...3456789101112... 14下一页
返回列表 发新帖
楼主: chian

[讨论] 防止latch up的方法

[复制链接]
发表于 2021-12-5 22:57:38 | 显示全部楼层
111111111
回复 支持 反对

使用道具 举报

cwq
发表于 2021-12-7 09:12:54 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2021-12-12 18:38:57 | 显示全部楼层
thanks
回复 支持 反对

使用道具 举报

发表于 2021-12-12 22:56:14 | 显示全部楼层
谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2021-12-14 10:39:33 | 显示全部楼层
Very  better !!!  Excellent  professional  datas !!!  Thanks for your sharing !!!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-12-14 22:29:25 | 显示全部楼层
感谢分享!!!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

xiongjf
发表于 2021-12-17 13:33:22 | 显示全部楼层
谢谢分享，latch up的测试方法一般是怎样的？
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2021-12-23 15:22:25 | 显示全部楼层
真不错
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

tfjim
发表于 2021-12-23 15:54:16 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

xiongjf
发表于 2021-12-23 17:22:34 | 显示全部楼层
IO处如果不使用pmos的话,IO 的esd对电源的路径也会受影响吧
回复 支持 反对

使用道具 举报

下一页 »
1 ...3456789101112... 14下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-16 00:51 , Processed in 0.035919 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表