[求助] xilinx VC709 PLL问题

[复制链接]

海阔天空hou

发表于 2015-9-13 16:21:29 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

在做一个系统整体设计时，资源BRAM占用比较多的情况下，全局时钟一共有五个，VC709开发板系统时钟200M，两块DDR产生的用户时钟（都设置的125M），以及PLL产生的两个时钟50M和160M；当系统编译时如果PLL不生成这个160M时钟，程序可以正常编译过去，而当PLL生成这个时钟时，系统在route_design时会提示没有布线成功，这是全局时钟网不够的问题么？
急求回复！！！

程序, 开发, 用户, 资源