设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL数字设计与综合（OCR+书签）
12下一页
返回列表 发新帖
查看: 4416|回复: 11

[资料] Verilog HDL数字设计与综合（OCR+书签）

[复制链接]
发表于 2016-1-19 09:17:15 | 显示全部楼层 |阅读模式
回复

使用道具 举报

发表于 2016-1-19 10:17:06 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2016-1-19 19:35:02 | 显示全部楼层
回复 支持 反对

使用道具 举报

tomalan
发表于 2016-1-20 20:15:46 | 显示全部楼层
回复 支持 反对

使用道具 举报

tomalan
发表于 2016-2-6 14:15:44 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

Ryggeor
发表于 2016-2-7 14:58:45 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

zq2164
发表于 2016-2-25 15:49:10 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2018-8-9 15:29:14 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2018-8-10 16:37:59 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2018-11-30 09:07:15 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-13 06:28 , Processed in 0.049341 second(s), 11 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表