设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 精通VerilogHDL：IC设计核心技术实例详解（PDF+源码） ...

1 ... 15 16 17 181920 21 22 23 ... 29 / 29 页下一页

返回列表发新帖

楼主: megaic

[资料] 精通VerilogHDL：IC设计核心技术实例详解（PDF+源码）

发表于 2021-6-11 00:04:38 | 显示全部楼层

根本没法看啊，有清晰一些的吗

回复支持反对

使用道具举报

发表于 2021-6-18 20:56:33 | 显示全部楼层

多谢分享！

回复支持反对

使用道具举报

发表于 2021-6-20 11:35:27 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2021-7-16 11:53:04 | 显示全部楼层

谢谢！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-7-16 12:33:19 | 显示全部楼层

多谢多谢正在学习中

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-7-16 22:32:01 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-7-18 00:48:53 | 显示全部楼层

Thanks, 來學習學習, 支持支持

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-7-19 23:15:00 | 显示全部楼层

下载学习谢谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-7-20 08:41:19 | 显示全部楼层

good job!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-7-23 16:30:18 | 显示全部楼层

谢谢

回复支持反对

使用道具举报

1 ... 15 16 17 181920 21 22 23 ... 29 / 29 页下一页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-15 22:28 , Processed in 0.044667 second(s), 5 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表