设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI Design with Verilog 2 + CDROM２
1234下一页
返回列表 发新帖
查看: 12032|回复: 37

[资料] Digital VLSI Design with Verilog 2 + CDROM２

[复制链接]
wilfred
发表于 2016-6-18 20:16:08 | 显示全部楼层 |阅读模式

相关帖子
回复

使用道具 举报

发表于 2016-6-19 15:28:44 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2016-6-19 19:02:55 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2016-6-20 08:54:31 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

apteye
发表于 2016-6-20 14:14:58 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2016-6-22 21:58:23 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2016-6-25 09:01:02 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

testtry
发表于 2016-6-26 03:59:20 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2016-6-30 06:54:49 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

lcgolh
发表于 2016-6-30 09:15:48 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
1234下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 21:20 , Processed in 0.174119 second(s), 14 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表