设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › DDR PHY标准,规范DDR Controller设计
1 ...91011121314151617... 22下一页
返回列表 发新帖
楼主: free2bird

DDR PHY标准,规范DDR Controller设计

[复制链接]
rogan
发表于 2009-10-17 18:58:37 | 显示全部楼层
还可以.
回复 支持 反对

使用道具 举报

samoer28
发表于 2009-10-17 21:50:54 | 显示全部楼层
3ks U,louzhu
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

linluc
发表于 2009-10-18 11:29:14 | 显示全部楼层
好资料，谢谢了
回复 支持 反对

使用道具 举报

TMC269
发表于 2009-10-18 15:23:01 | 显示全部楼层
xiexiela
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

alicelin
发表于 2009-10-19 14:12:33 | 显示全部楼层
dingding
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-10-27 21:45:13 | 显示全部楼层
请教一下，synopsys的 ddr控制器和altera的ddr phy接口不匹配，在altera的FPGA上如何进行ddr的访问？谢谢！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-11-16 23:16:50 | 显示全部楼层
谢谢楼主
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-12-4 22:51:49 | 显示全部楼层
Good !!!!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-12-6 19:00:57 | 显示全部楼层
谢谢分享~~~~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-12-8 23:26:15 | 显示全部楼层
正在学习，下载下来学习一下
回复 支持 反对

使用道具 举报

下一页 »
1 ...91011121314151617... 22下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-15 19:15 , Processed in 0.063232 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表