在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
登录 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 1659|回复: 5

[招聘] 成都职位:IC数字设计工程师

[复制链接]
发表于 2017-4-21 16:51:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
Digital Design Engineer                    Location: Chengdu

Job Description
- Responsible for or participate in Audio Codec RTL design and verification
- Verilog RTL design at module level and chip level integration
- Design of high performance and low power Audio Codec and Audio Signal Processor
- Provide support on DFT, FPGA, front end implementation, and perform power analysis

Qualifications:
- 2+ years’ experience on Verilog RTL design and related project development on Audio Codec or Audio Signal Processor
- Experience in low power design
- Knowledge of Soundwire (MIPI) and Intel High Definition Audio is a plus!
- Domain knowledge on Audio Codec, Audio Signal Processor, and USB is a plus
- Strong DSP and Matlab background is a plus

工作描述:
-        熟悉Verilog/SystemVerilog设计语言,进行SoC系统级集成工作,包括时钟,复位设计等。
-        根据设定的芯片构架,细化设计方案,编写设计手册,独立完成RTL详细设计,以及模块级验证任务
-        熟练使用主流EDA设计仿真工具,熟悉Perl, Tcl 等基本的脚本编程
-        能够承担或协助FPGA原型验证工作
-        能够进行基本的逻辑综合以及静态时序分析
职位需求:
-        二年以上芯片设计工作经验,至少一次成功流片经验。
-        微电子、计算机、通信工程等相关专业本科以上学历
-        有音频芯片开发经验者优先。
-        有DFT设计经验者优先
-        熟悉低功耗设计者优先
-        有数字信号处理类芯片开发经验者优先
-        良好的团队合作精神,较强的沟通能力

简历投递:Adacai168@163.com
 楼主| 发表于 2017-4-24 11:38:20 | 显示全部楼层
继续顶
回复 支持 反对

使用道具 举报

 楼主| 发表于 2017-4-25 16:24:12 | 显示全部楼层
up UP
回复 支持 反对

使用道具 举报

 楼主| 发表于 2017-4-28 09:02:25 | 显示全部楼层
Up Up
回复 支持 反对

使用道具 举报

 楼主| 发表于 2017-5-2 08:03:48 | 显示全部楼层
UP  UP
回复 支持 反对

使用道具 举报

发表于 2017-5-3 10:09:55 | 显示全部楼层
哪个公司呢?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备11010502037710 )

GMT+8, 2026-6-15 17:43 , Processed in 0.153256 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表