设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 特权同学FPGA助学专版 › 勇敢的芯伴你玩转Altera FPGA连载43：基于仿真的第一个 ...
返回列表 发新帖
查看: 2492|回复: 0

[原创] 勇敢的芯伴你玩转Altera FPGA连载43：基于仿真的第一个工程实例之Verilog语法检查

[复制链接]
发表于 2018-1-22 21:00:01 | 显示全部楼层 |阅读模式
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 14:36 , Processed in 0.062286 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表