设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 数字VLSI芯片设计-使用Cadence和Synopsys CAD工具，英文 ...

1 2 34 / 4 页

返回列表发新帖

楼主: sg20067701

[资料] 数字VLSI芯片设计-使用Cadence和Synopsys CAD工具，英文电子版

发表于 2019-7-7 13:00:56 | 显示全部楼层

十分感谢

回复支持反对

使用道具举报

发表于 2019-7-7 21:36:37 | 显示全部楼层

Thank you very much!

回复支持反对

使用道具举报

发表于 2019-7-8 22:31:59 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2019-7-29 21:54:54 | 显示全部楼层

Thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2020-4-26 22:33:46 | 显示全部楼层

谢谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2023-7-11 14:01:19 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2023-7-12 15:25:00 | 显示全部楼层

thanks!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

1 2 34 / 4 页

返回列表发新帖

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 03:18 , Processed in 0.038901 second(s), 4 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表