设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › [原创]在逻辑电路中的RESET信号到底用高电平好还是低电 ...
123下一页
返回列表 发新帖
查看: 14806|回复: 28

[原创]在逻辑电路中的RESET信号到底用高电平好还是低电平好？

[复制链接]
gwj221
发表于 2003-8-8 12:46:08 | 显示全部楼层 |阅读模式

相关帖子
回复

使用道具 举报

laobai
发表于 2003-8-8 13:16:59 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2003-8-8 13:54:31 | 显示全部楼层
回复 支持 反对

使用道具 举报

yzguanzh
发表于 2003-8-26 19:52:42 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2003-8-26 20:15:20 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2003-9-1 11:00:22 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2003-9-1 19:11:31 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

szhjd
发表于 2003-9-22 11:21:04 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

wagan
发表于 2003-9-23 21:42:22 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

gdsxu
发表于 2003-9-24 14:33:54 | 显示全部楼层
回复 支持 反对

使用道具 举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 10:02 , Processed in 0.046431 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表