设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › CMOS模拟集成电路版图设计与验证-基于Cadence Virtuoso ...

1 ... 6 7 8 91011 12 13 14 ... 31 / 31 页下一页

返回列表发新帖

楼主: xuleiwx

[原创] CMOS模拟集成电路版图设计与验证-基于Cadence Virtuoso与Mentor Calibre

发表于 2020-2-27 13:19:37 | 显示全部楼层

多谢分享

回复支持反对

使用道具举报

发表于 2020-2-28 20:33:21 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2020-2-28 20:37:54 | 显示全部楼层

文件损坏了，可以再发一次吗？

回复支持反对

使用道具举报

发表于 2020-3-21 13:18:53 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

要耐心亚托克斯

发表于 2020-4-1 17:56:12 | 显示全部楼层

THx好人一生平安

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2020-4-10 11:18:28 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2020-4-10 12:34:31 | 显示全部楼层

kankan

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2020-4-22 11:27:49 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2020-5-12 13:55:51 | 显示全部楼层

太感谢了

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2020-6-21 08:47:42 | 显示全部楼层

解压损坏

回复支持反对

使用道具举报

1 ... 6 7 8 91011 12 13 14 ... 31 / 31 页下一页

返回列表发新帖

X

|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2026-1-16 04:50 , Processed in 0.037856 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表