设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › [已解决]导入CDL网表 生成schematic vdd和vss短接 标准 ...
返回列表 发新帖
查看: 15537|回复: 9

[解决] [已解决]导入CDL网表 生成schematic vdd和vss短接 标准单元库 std stand cell library

[复制链接]
发表于 2019-1-23 15:55:47 | 显示全部楼层 |阅读模式
回复

使用道具 举报

发表于 2019-1-24 14:09:15 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2020-11-11 10:58:39 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2024-1-30 18:07:10 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2024-9-27 22:35:15 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

嘉尔
发表于 2024-10-16 16:40:01 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2024-10-16 16:42:07 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

嘉尔
发表于 2024-10-16 16:53:07 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2025-2-25 17:25:50 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

Ecooq
发表于 2025-3-14 14:17:56 | 显示全部楼层
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2026-1-12 04:16 , Processed in 0.043976 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表